授業内容・計画(概要)の情報


授業科目名 計算機構成論特論2
授業科目の区分 大学院科目    大学院科目
担当教員名及び
連絡先

藤本邦昭
授業の目標
 計算機ハードウェアを含むディジタル回路は、ソフトウェアと同様にプログラミン
グ言語(ハードウェア記述言語)で設計されるようになってきている。本講義では、
計算機の構造を理解し、ハードウェア記述言語の一つであるVerilog HDLを用いて、
計算機ハードウェアを設計できるようになることを目的とする。まず基本的な論理回
路(組合せ回路,順序回路)の設計について学ぶ、次に、計算機構成要素である演算
回路、メモリ、制御装置などを設計し、最後にこれらを組み合わせて計算機ハードウ
ェア完成させる。
成績評価の方法
  
履修のポイント
留意事項

前回の講義内容を理解してから次の講義に臨むように。
わからない事があったら積極的に質問すること。
学部・学科必修/選択の別
産業工学研究科              情報工学専攻               修士課程 選択

2014/09/16 11:32:17 作成